본 논문에서는 첫째로 고속 부호화 방식을 연구하였다. 기존의 직렬구조에서 360 개의 부분 병렬을 이용하여, 그리고 부호화 구조에서 메모리를 효율적으로 적용하여, 기본 주파수 클럭 100 MHz에서 약 10 Gbps급의 부호기 구조를 설계하였다. 둘째로 비트 노드 계산을 체크 노드 계산 후에 하지 않고 체크 노드 계산 중에 수행하는 HSS(Horizontal Shuffle Scheduling) 방식[4]을 기반으로 하는 복호기 구조에서 기존의 방식 보다 고속화 할 수 있는 방안을 연구 하였으며, 기존의 dc개의 직렬 구조에서 dc개의 병렬 구조로 메모리를 효율적으로 설계함으로써 고속화가 가능하게끔 하였다.